Pôles de compétitivité
Rechercher :

Projet abouti

NanoélectroniqueTIC

SmartStack, :  empiler des puces électroniques en 3D, pour générer des systèmes électroniques complexes très compétitifs

Solutions Communicantes Sécurisées, 

Copyright : CEA-LETI

Empiler en 3D les puces électroniques contenues dans un espace au volume limité, multiplier le nombre de puces électroniques, par exemple dans la carte SIM des téléphones portables, pour en augmenter la capacité et les fonctions (stockages d’information, d’énergie, radio fréquence) dans des temps d’accès très courts aux marchés.

Le projet Smartstack, porté par le pôle Solutions Communicantes Sécurisées (SCS), a été sélectionné pour financement dans le cadre du 6e appel à projets du fonds unique interministériel (FUI).

Le contexte 

La loi empirique dite de « Moore » est relative à l'évolution de la puissance des ordinateurs et de la complexité du matériel informatique. Elle prévoit la multiplication par deux de la densité des transistors présents dans un circuit intégré, tous les deux ans. Cet effort a débuté dans les années soixante. Il  trouve désormais une limite physique pour des applications complexes faisant appels à des technologies peu compatibles entre elles.

Les objectifs

Le projet SmartStack visait à mettre en place une technologie qui permette d’empiler les puces électroniques verticalement, afin de fournir des systèmes complexes sous forme de boitier unique. Par exemple, pour les cartes SIM présentes dans les téléphones portables, la puce électronique est limitée par le volume disponible dans la cavité présente sur la carte et par les assemblages mis en œuvre. Le recours à des technologies d’empilements verticaux 3D devait permettre de multiplier le nombre de puces présentes dans la cavité. Ainsi, les capacités et les fonctions accessibles sur ces cartes de nouvelle génération pouvaient être étendues. L’objectif était de développer l’industrialisation des procédés/ équipements pour les différentes applications des SiP ou systèmes dans un boitier ( * ). 

Le projet visait à produire le premier prototype de carte SIM avec 2 circuits empilés utilisant cette technologie 3D.

(*) Un SiP ou système dans un boîtier, désigne un système de circuits intégrés confinés dans un seul boîtier ou module. Il permet de réaliser la presque totalité des fonctions habituelles d'un système électronique, tels que ceux présents à l'intérieur d'un téléphone mobile, d'un PC, d'un baladeur numérique.

Les partenaires du projet 

  • La société STMicroelectronics à Rousset est  le porteur du projet. Elle a assuré la coordination. Ses autres tâches étaient :
    • la définition des démonstrateurs en termes de fonctions (puces cryptées, mémoires, interfaces,..) et mise en place du test des démonstrateurs en collaboration avec Gemalto,
    • la maîtrise des blocs technologiques (avec les partenaires PME et laboratoires) et des procédés d’intégration (avec Gemalto).
  • Gemalto a participé à la définition des démonstrateurs/génération de nouveaux produits et à l’élaboration des procédés d’intégrations finaux dans une optique bas coût.
  • Fogale nanotech (PME) a assuré la caractérisation en topographie des interfaces de contact électrique entre les différentes strates présentes dans les empilements. Enfin, se basant sur les technologies IR, Fogale Nanotech a proposé des techniques de mesures adaptées à la caractérisation des empilements réalisés, en particulier la mesure de distances entre chip à travers une ou plusieurs couches de silicium.
  • TEGAL France/SPTS (PME) avait pour objectif la mise au point du bloc technologique TSV (« Through Silicon Vias »).  
  • Le CEA LETI a développé des étapes technologiques spécifiques liées à la réalisation des TSV. Il a aussi démontré la possibilité de leur intégration au sein d’une filière industrielle en participant à la réalisation d’un démonstrateur défini par Gemalto, le principal utilisateur final du projet.
  • L’Ecole nationale supérieure des mines de saint-Etienne :  les principales actions du laboratoire PS2 (Packaging et supports souples) de Gardanne ont été :
    • Analyses de construction / caractérisations mécaniques électriques et microstructurales et analyses des empilements par briques technologiques et dans leur intégralité,
    • Modélisation thermomécanique des assemblages et architectures 3D,
    • Analyse des modes de défaillance lors de sollicitations électriques, thermiques et mécaniques.

Les travaux réalisés

Le consortium a développé et validé les solutions technologiques permettant l’assemblage 3D des strates matérialisées par un prototype intégrant des structures de tests, structures destinées à développer et caractériser la succession des étapes mises en œuvre. Les résultats collectés montrent des caractéristiques géométriques, mécaniques et électriques en accord avec le cahier des charges. Le démonstrateur retenu est constitué d’un assemblage 3D faisant intervenir un microcontrôleur et une mémoire flash. Cet assemblage devant être compatible avec les contraintes d’espace disponible dans la cavité présente dans une carte SIM.

Prototype de test hybridé (Copyright CEA-LETI). Les puces de la strate 2, de couleur jaune sont assemblées mécaniquement et électriquement sur la plaquette (200 mm) intégrant les puces de la strate 1.

Les premières retombées technologiques et économiques

  • Résultats, produits, prototypes, démonstrateurs, services issus des travaux de R&D
    • Le prototype de validation a permis de développer et caractériser des solutions technologiques 3D requérant des procédés novateurs. La phase « démonstrateur » a permis de valider les concepts sur une application réelle faisant appel à des « puces » issues de l’industrie. Elle montre que l’on peut accéder à des fonctions (ou capacités de mémoires) non réalisables avec les technologies actuelles pour les cartes SIM.
    • Au-delà de la SIM, ces concepts validés autorisent l’assemblage de fonctions très différentes (digitales, stockage d’information, stockage d’énergie, radio fréquence,…) dans des temps d’accès très courts aux marchés.
    • La création d’un outil de métrologie « T-MAP DUAL » spécifique aux caractérisations géométriques des empilements de strates, est aujourd’hui commercialisé par Fogale Nanotech.
  • Brevets : 2 
  • Publications, dont revues scientifiques à comité de lecture et conférences : 6
  • Création d’emplois : 10, dont 3 CDD et 7 CDI
  • Marques des produits commercialisés issus des travaux : Fogale Nanotech commercialise le « T-MAP DUAL », équipement de métrologie dédié aux les applications 3D.
  • Mises en perspective Le projet a contribué à établir l’activité R&D de la société Tegal en France. Fogale a développé et commercialisé le système T-MAP DUAL. En 2011, il a vendu 5 équipements T-MAP DUAL en Europe et en Asie.   Les évolutions de la source plasma étudiées dans le cadre du projet et intégrées aux systèmes de gravure SPTS de Tegal France en fin d’année 2010 ont rendu ces équipements extrêmement performants en termes de gravure profonde du silicium. Ceci a permis à la société Tegal France (devenue SPTS) de gagner des marchés en Europe et au Japon, chez des acteurs majeurs de la microélectronique et des systèmes microélectromécaniques.

Démonstrateur hybridé (Copyright CEA-LETI). Les puces de couleur noires du microcontrôleur sont disposées sur la plaquette constituées de puces mémoires de couleur irisée.

 Démonstrateur disposé sur les bandes destinées à l'assemblage final sur carte (Copyright Gemalto). La bande à gauche, type film photo, comporte deux rangées de puces hybridées (microcontrôleur et mémoire), la bande de droite est constituée de deux rangées de connecteurs qui sont la partie visible de la carte SIM après assemblage.  

Démonstrateur (Copyright Gemalto) : puces hybridées, la puce inférieure (repère 2) est la mémoire, la puce supérieure (repère 1) est le microcontrôleur.

Les pôles de compétitivité
DATAR et Ministère de l'Économie, des Finances et de l'Industrie

http://competitivite.gouv.fr/index.php?id=576